Китайские исследователи разработали подход к 3-нм чипам с использованием DUV-литографии

Исследователи из Института микроэлектроники Китайской академии наук (IMECAS) разработали предварительный технологический процесс для производства 3-нм транзисторов с круговым затвором (GAA), который может осуществляться с применением доступного оборудования DUV. Это сообщение было озвучено главным инженером института Е Тяньчунем.

Конструкция GAA подразумевает, что затвор транзистора окружает канал со всех сторон. Достижение 3-нм структур при использовании DUV требует многократного формирования рисунка на пластине, что в свою очередь увеличивает количество необходимых экспозиций и масок, что делает процесс более сложным и дорогостоящим. При этом повышается риск несоответствия слоев и снижения выхода годных кристаллов.

Данная работа осуществляется на фоне существующих ограничений на поставки современного оборудования в Китай. Например, компания ASML не может продавать литографические установки EUV для использования китайскими производителями, что затрудняет экономически эффективное производство передовых чипов. Несмотря на теоретическую возможность формирования критических слоев с помощью DUV, многократная экспозиция значительно усложняет процесс.

Китайские ученые отмечают, что данный проект находится на начальной стадии и еще не готов к массовому производству. По словам Е Тяньчуня, более ясные перспективы разработки будут понятны только после проведения испытаний на реальных производственных линиях. Успешное создание отдельных GAA-транзисторов не гарантирует готовности к полноценному производству, так как необходимо также наладить формирование межсоединений и других слоев.

В 2025 году исследователи академии представили также твердотельный источник когерентного излучения с длиной волны 193 нм, который может стать основой для будущих литографических систем, хотя не является готовой заменой существующим промышленным источникам.

Кроме того, Huawei Technologies работает над собственными решениями для увеличения плотности вычислений, представив концепцию Tau Scaling Law, которая включает архитектурные изменения и временное масштабирование. Компания надеется к 2031 году достичь плотности транзисторов, сопоставимой с 1,4-нм техпроцессом, хотя и речь идет об эквивалентной плотности.